```
ref:https://iflytop1.feishu.cn/docx/FPqjdaTtkoBeU9x4qbjcD6vxnUc
```

```
FPGA


1. 将XyncInternal内部信号导出到ttl输出模块（包括内部timecode信号，外部timecode信号）OK
2. 完成XyncInternalPC端上位机相关配置 OK

2. 创建Timecode输出模块，监听Timecode输出信号到debug接口，完成timecodePC端上位机相关配置（输出同时输出到STM32）
        影响网口输出
        影响TIMECODE物理接口输出
3. 创建Genlock输出模块，完成Genlock输出模块PC端上位机相关配置（输出同时输出到STM32），计数清空信号
        影响网口输出
        影响GENLOCK物理接口输出

5. 实现Timecode输入解析。测试Timecode
```