@ -1,4 +1,4 @@
`define REGADDOFF__FPGA_VERSION 32'd7
`define REGADDOFF__FPGA_VERSION 32'd8
/*******************************************************************************
* 寄存器地址分配 *
*******************************************************************************/